# EUROPEAN PATENT OFFICE

## Patent Abstracts of Japan

PUBLICATION NUMBER

04206766

PUBLICATION DATE

28-07-92

APPLICATION DATE

30-11-90

APPLICATION NUMBER

02337097

APPLICANT: HITACHILTD:

INVENTOR :

SHIGENIWA MASAHIRO;


INT.CL.

H01L 27/00 H01L 21/336 H01L 29/784

TITLE

MANUFACTURE OF

SEMICONDUCTOR DEVICE



ABSTRACT :

PURPOSE: To enable a MOS transistor using an ultra-thin film single crystal silicon layer with an good crystallization and a uniform film thickness by forming an extremely thin-film single crystal silicon layer by combining the application method and the SIMOX method for enabling the film thickness to be controlled easily.

CONSTITUTION: An oxide film 2 is formed on a single crystal silicon substrate 1, oxygen ion implantation and heat treatment are performed, an oxide film layer 3 is formed, and a single crystal silicon thin film 4 is formed. Then, a p-type single crystal silicon substrate 5 is subjected to heat treatment, an oxide film layer 6 is formed, and a surface of the single crystal silicon thin film 4 is applied to the single crystal substrate 5. Then, the single crystal substrate 1 where oxygen ion implantation was performed and the oxide film layer 3 are eliminated and then the single crystal silicon thin film 4 is made thinner by oxidation and fluoric acid aqueous solution treatment. Further, a single crystal silicon thin film at areas other than an element formation region is selectively eliminated by the photo etching process.

COPYRIGHT: (C)1992,JPO&Japio

## ⑩日本国特許庁(JP)

⑩ 特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 平4-206766

@Int. Cl. s

識別記号

庁内整理番号

❸公開 平成4年(1992)7月28日

H DI L 27/00 21/336 29/784

301 S 7514-4M

> 9056-4M H 01 L 29/78

3 1 1

審査請求 未請求 請求項の数 1 (全6頁)

69発明の名称 半導体装置の製造方法

> ②特 類 平2-337097

②出 頤 平2(1990)11月30日

@発 明 客 楠川 喜 久 雄

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

@発 明 大 1 H

東京都國分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

②発 野 盚 茂 庭 昌 75 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

勿出 顏 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

%代理 弁理士 小川 勝男 外1名

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

1. 軽糠膜上の超薄膜単結晶シリコン形を詰動領 域とする半導体装置の製造において、 (1)単 結晶シリコン基板に酸素イオン打ち込みを行い 単結晶シリコン基板表面層を酸化膜で分離する ことにより単結晶シリコン薄膜を形成する工程、 (2) 上記(1) により形成した単結品シリコ ン基板表面を支持基板に貼り合わせる工程、

(3) 貼り合わせて形成した基板の酸素イオン 打込みを行った基板の裏面側からシリコン、酸 化原及び単結晶シリコン解膜の表面層を除去す る工程、(4)支持基板表面の単結晶シリコン 種類を能動領域とする半単体素子を形成する工 程を具備することを特徴とする半期体装置の製 造方法。

3. 発明の詳細な説明 (産業上の利用分野)

本発明は艳暴膜上の超薄膜単結晶シリコン膜を 能動領域とする職気特性の良好な半導体素子を有 する半導体装置の製造方法に関する。

〔従来の技術〕

従来、絶縁膜上の超薄膜の単結晶シリコン層を 能動領域とするMOSトラングスタの単結晶シリ コン薄膜の形成法は、3つに大別できる。1つめ の方法は、液相成長、固相成長、及び選択エピタ キシーを用いた雑様膜上へのシリコンのオーバー 成長等の結晶成長を用いた単結晶シリコン面を敵 化とエッチングあるいは研磨等により辨譲化する 方法である。2つめの方法は、単結最シリコン基 椛に職業イオン打ち込みを行うことにより基板表 面の単結品限を基板から分離するSIMOX[エ レクトロニタス レターズ 14, ナンパー18 (1978年)第593頁から第594頁 (Electronica Letters 14 No. 18(1978) pp 593-594 )〕である。3つめの方法は、単結晶基板を貼り 合わせた後に対方の基板を研磨等により薄膜化す

る駄り合わせ法 (特別平1-215041) である。

#### [発明が解決しようとする課題]

超薄酸単結晶シリコン層に形成したMOSトランジスタは、従来の絶縁駆上の単結晶シリコン層 に形成したMOSトランジスタ特性のキンク効果 を抑制すると共に、サブスレッショルド特性を改 巻することができるので、高電界効果移動度を得 ることが可能である。しかし、超薄限単結晶シリコン層に形成したMOSトランジスタは、シリコン層の序をの開致となるため、精密な限度制等が必要となる。

従来の各種の形成法を用いた超離膜単結晶シリ コン層は、次のような特徴がある。

(1) 結晶成長法を用いる場合、単結晶シリコン層 の形成は結晶成長条件から通常 Q.5 μm 以上 の膜厚で行ない。超微膜 M O S トランジスタの 跨膜効果を得るために単結晶シリコン層を0、1 μm 以下にしなければならない。これら結晶成 長法で形成した単結晶シリコン層の酸化酸界面 個には結晶欠陥が多く、薄顔化するとこの結晶 欠陥が表出するため十分な電気特性が得られな

- (2) SIMOX 弦を用いる場合、単結品シリコン 層は微素イオン打ち込みを用いて基板表面のみ を分離して形成するため、腹厚制御がイオン打 ち込みの均一性でできるので膜厚制御は良好で ある。また、単結晶接板を用いるため結晶成長 法に比べ結晶性が良い。それでも、SIMOX 基板では単結晶シリコン基板に高濃度の酸素イ オン打ち込みを行って酸化質を形成するため特 られる単結晶シリコン層にはIO、個/cm\*以 上の結晶欠陥が生じてしまう。
- (3) 貼り合わせ法を用いる場合、結晶欠陥に関しては、あまり考えなくても良い。その反面、貼り合わせる単結量シリコンは機械的強度を要するため、数百μμ以上のものを用いる必要があり、単結晶シリコン層の難既化後の機序分布が 課題である。

以上のように、従来法では結晶性の優れた超薄 酸単結晶シリコン層の形成技術は確立されていな

ŲΨ.,

### (課題を解決するための手段)

絶縁膜上に結晶性の良い超韓膜の単結晶シリコ ン暦を形成する方法として、結高性の良い貼り合 わせ法と順厚制御の容易なSIMOX法を組み合 わせる方法を考衷した。SIMOXでは、単結品 シリコン基板に酸素イオン打ち込みを用いること によって酸化膜層を単結晶シリコン基板内に形成 するため、酸素原子を取り入れた酸化酸領域とそ の界面近傍の単結晶シリコン部に結晶歪が発生し、 その後にSIMOX工程で不可欠である高温熱処 理 (1200℃)を行うため結晶歪が結晶欠陥に 成長する、従って、この熱処理温度を厳素イオン 打ち込み層が酸化膜に変化できるのに必要なだけ の温度にすることによって単結高シリコン層に生 じる結晶欠陥を低減する。さらに、SIMOXの 酸素イオン打ち込み層とその界面近傍の単結晶シ リコン部を除去することによって結晶性の良い超 攀膜の単結晶シリコン際が得られる。この超薄膜 単結晶シリコン顕を基板に接着する方法として、

結晶欠陥の無い貼り合わせ法を用いる。

(作用)

単結晶シリコン基板表面形は、酸素イオン打ち 込み後の高温熱処理を行うことによって微化顕眉 との界面近傍部の結晶歪が結晶欠陥になるため、 この熱処理温度を酸素イオン打ち込み層が酸化療 に変化できるのに必要なだけの過度にすることに よって単結高シリコン層に生じる結晶欠陥を低減 し、裏面からの基板エッチングのエッチングスト ップ層に用いる。そして、基板エッチング後に酸 紫イオン打ち込み層とその周辺部の単結晶シリコ ン暦をエッチングすることによって、超薄線の単 結晶シリコン膜を形成するため、この単結晶シリ コン膜には欠陥が内在しない。また、単結晶シリ コン層の膜厚制御に関しては、単結品シリコン基 板に形成した酸素イオン打ち込み層を基板エッチ ングのエッチングストップ層に用いるため、イオ ン打ち込みの深さ分布の腹豚バラツキしか生じな いので、超磷酸の単結晶シリコン層が制御よく形 成できる。

## 特期平4-206766 (3)

従って、貼り合わせ基板の片側にSIMOX基板を用いることにより腰厚の制郷が図れると共に、SIMOX基板の基板シリコン側を除去することによって、単精品シリコン層と酸化酸層界面を設置のに持ってきて酸化、除去できるので結晶欠陥を取り除くことができる。

#### [実施例]

以下、本発明の実施例を説明する。

#### <実施例1>

第1個の如く、型単結晶シリコン(100) 基板1を1000での酸素等四気中で熱処理することにより約20mmの酸化膜2を形成した、次に、酸素イオン打ち込み(0\*,150KeV,2×10\*\*cm²) 及び熱処理(900で、2時間)を行い、酸化膜層3を形成した。この酸素イオン打ち込みで形成した酸化膜層3によって単結晶シリコン基板1の表面が基板と分離され、約200mmの単結晶シリコン薄膜4が形成された(第1個 8 整照)。

次に。p整単結晶シリコン (100) 基板5を

4 内に形成する素子の分離のため、適常のホト・ エッチング工程により素子形成領域以外の単結品 シリコン群膜を選択的に除去した(第1図3参照)。 以後の工程は、適常の多結晶シリコンゲート

#### <実施例2>

第2図の如く。実施例3と同様な工程で、p型 単結品シリコン(100)基板1を1000での 1000℃の酸素弊阻気中で熱処理することにより約500ヵmの酸化酸層6を形成した。そして、単結晶基板5に単結晶シリコン薄膜4表面を圧着、加熱(950℃)することによって貼り合わせた(第1回6数限)。

次に、確案イオン打ち込みを行った単結晶基板 1をアルミナ研磨剤を用いたラッピングにより約 50 4mまで除去した。その数、エチレンジアミ ン・ピテカテコールを化学被に用いるメカニカル ・ケミカルボリシングで残りの50 4mを除去した。このメカニカル・ケミカルポリシングでは単 結晶基板1の加工速度が酸化腰層3に比べて4桁 以上大きいため、ラッピングで生じた残蹊原の不 均一及び加工面面を除去することができた。さら に、酸化額層3を沸徹水溶液処理によって除去し た(第1回。毎期)。

その後、試料を酸化(酸素雰囲気、1000℃、145nm)および非酸水溶液処理することにより200nmの単結晶シリコン溶膜4を約100nmに鞣酸化した。さらに、単結晶シリコン溶膜

機素雰囲気中で熱処理することにより約20 mmの数化酸2を形成した。次に、酸素イオン打ち込み(○\*, 90 K e V, 2×1 G<sup>2\*</sup>cm<sup>-2</sup>) 及び熱処理(900℃, 2時間)を行い、酸化療習るを形成した。この酸素イオン打ち込みで形成した酸化酸 関3によって単結晶シリコン基板1の表面が結板と分離され、約100 mmの単結晶シリコン溶酸4が形成された(第2図 a 参照)。

その後、単結晶シリコン溶膜4を活性例域、ポリシリコンをゲート7とするnチャネルMOSトランジスタを形成した、素子のゲート酸化膜 8 は15 nm、ドレイン9およびソース10の形成は砒素(As)イオン打ち込み(80keV,5×10<sup>11</sup>cm<sup>-1</sup>)を用いた(第2回bを照)。

本に、中型単結晶シリコン(100)基板日を 1000℃の酸素雰囲気中で熱処理することにより約500ヵmの酸化腺層6を形成した。そして、 単結晶基板5表面と上記ヵチャネルMOSトラン ジスタを対向させてエポキン系の接着削11によって貼り合わせた(第2面 c 参照)。

### 特開平 4-206766 (4)

次に、酸素イオン打ち込みを行った単緒高基板 1を約50μmまでアルミナ研磨剤を用いたラッピングにより除去した。その後、エテレンジアミン、ピテカテコールを化学被に用いるメカニカル・ケミカルポリシングで残りの50μmを除去した。このメカニカル・ケミカルポリシングでは単結品基板1の加工速度が酸化膜層3に比べて4桁以上大きいため、ラッピングで生じた残膜厚の不均一及び加工値歪を除去することができた(第2 図 d 参照)。

次に、酸化腺層3に電極配線用のコンタクトホール12及びアルミ配線13を形成した「第2図 e 参照」、上記のように形成したnチャネルNOSトランジスタ(単結晶シリコン層:30nm、ゲート養:2μm)の電界効果移動度は、約700㎡/V・sであり、逆来のバルクMOSトランジスタの電界効果移動度(約600㎡/V・s)の1、2倍の値が得られた。この電界効果移動度は、実施例1より1割程度小さい値であったが、この結果はデバイスと基板5

コン基板1の裏面側からアルミナ研磨剤を用いた ラッピングとエチレンジアミン、ピテカテコール を化学液に用いるメカニカル、ケミカルポリシン グで単結晶シリコン基板1を除去した(第3逆c 参照)。

上記のように形成した n チャネルMOSトランジスタ(ゲート長:2 μ m、ゲート幅;2 μ m)の電界効果移動度は約700 d/V、 s であり、従来のパルク n M O S トランジスタの電界効果移動度(約600 d/V・s)の1、2倍の値が得られた。また、n 型単結晶シリコン基 飯 15 表面に形成した p チャネルMOSトランジスタの電界効果移動度については、基板の貼り合わせ前後において差異が生じなかった。

なお、この実施例3のように、デバイス層を接着していく単結晶搭板15数面のドチャネル805 トランジスタ及び積み上げたカチャネルMOSトランジスタがデバイス形成後に高級無処理を受けない。従って、実施例2の場合、デバイス層の上にアルミ配線13を設けた状態で茶板の貼り合わ との貼り付けに接着到11を用いたため配線工程 を低器で行ったためである。

#### 〈実筋例3〉

突筋倒2と関級な工程で、第3回の如く、 R型 単結晶シリコン (100) 装板1表面層を酸素イオン打ち込みによる酸化膜3で分離して形成した単結晶シリコン溶膜4を活性領域、ポリシリコンをゲート7とするnチャネルMOSトランジスタを形成した。その後、層間絶縁頭として被着したCVD酸化膜3に電板配線用のコンタクドホール12及びアルミ配線13を形成した(第3回a参回)。

次に、n型単数品シリコン (100) 菱板15 装面にp型シリコン暦16及びポリシリコン、ゲート17とするpチャネルMOSトランジスタを 形成した。このn型単結品菱板15表面に形成したpMOSトランジスタに上記nMOSトランジスタに上記nMOSトランジスタに上記nMOSトランジスタをエポキシ系の接着剤11によって貼り合わせた(第3回b参照)。

次に、酸素イオン打ち込みを行った単結晶シリ

せを行うことによって、デバイス層の上下に配線 13および配線18を設置することが可能となる (第4回。参照)。また、アルミ配線を形成した 超薄膜デバイス履を積層することも可能である (第4回)を照り、その場合、層間に導電性の柱 を設け、上下デバイス間のアライメントを行うこ とにより、例えば本実施例3ではCMOSが形成 できる。また、2度以上の各デバイス層に配線を 設けて、複雑な回路のレイアウトを単純化するこ とも可能である。

#### (発明の効果)

本発明によれば、超審膜単結品シリコン膜を能動領域とするMOSトランジスタにおいて、結晶性が良好であり、かつ膜厚が均一な超薄膜単結品シリコン層を用いたMOSトランジスタの製造が可能となる。さらに、本発明の効果は、単体MOSトランジスタ及びCMOSの製造のみに殴らず、
dRAM, sRAMの高集積メモリー、高速演算 回路等を合わせ持った半度体装置の製造にも適用できる。


### 特別平4-206766(5)


### 4. 図面の簡単な説明


第1回, 第2回, 第3回及び第4回は、本発明の整確工程を示す断面回である。

1 … p型単結品シリコン基板、2 …熱酸化膜、3 …酸化膜層(酸素イオン打ち込み層)、4 …単結 
品シリコン釋膜、5 … p型単結品シリコン基板 
(支持基板)、6 …酸化膜層、7 …ポリシリコン 
・ゲート、8 …ゲート酸化膜、9 …ドレイン、 
10 …ソース、11 … エポキシ系接着制、12 … 
コンタクトホール、13 … アルミ配核、14 … 
C VD酸化膜、15 … p型単結品シリコン基板 
(支持基板)、15 … p型シリコン液、17 …ポリシリコン・ゲート、18 … アルミ配核 2、19 …ポリシリコン・ゲート。

代理人 弁理士 小川醫男







## 待開平 4-206766 (6)

